Home Presentazione Programma Esami Materiale Links Progetti Orario Lezioni Tutor Ricevimento Avvisi

Presentazione

Il corso ha lo scopo illustrare la struttura dei calcolatori elettronici e i principi alla base del loro funzionamento. La prima parte del corso è dedicata alla struttura del calcolatore (unità funzionali, processore e periferiche), con particolare attenzione alla struttura, al funzionamento e alla valutazione delle prestazioni del processore; la seconda parte alla teoria dei circuiti digitali (analisi e sintesi di reti combinatorie e macchine sequenziali); la terza parte, infine, è dedicata al livello microarchitetturale ed ad un cenno ad aspetti più avanzati delle architetture dei calcolatori.

La prova di esame è articolata in una prova scritta ed una prova orale, opzionale per gli studenti che abbiano dimostrato sufficiente conoscenza della teoria nella prova scritta.

Numero di crediti: 5

Programma

  • LA STRUTTURA DEI CALCOLATORI ELETTRONICI
    • Organizzazione e struttura dei Calcolatori.
    • Linguaggi, livelli e macchine virtuali.
    • Organizzazione della CPU.
    • Differenze fra RISC e CISC.
    • Parallelismo a livello delle istruzioni e del processore.
    • Memoria principale e secondaria.
    • Tecniche di realizzazione dell'I/O: busy waiting, interruzioni, DMA.
  • RETI LOGICHE.
    • Concetti di base della sintesi combinatoria e sequenziale.
    • Richiami su tecniche di rappresentazione e manipolazione dell'informazione numerica.
    • Algebra booleana: funzioni, forme minime, forme normali.
    • Circuiti combinatori: sintesi a due livelli, moduli combinatori standard, circuiti aritmetici, ROM.
    • Circuiti sequenziali sincroni: automi a stati finiti, moduli sequenziali, registri, RAM.
  • MICROARCHITETTURA E COMPLEMENTI DI ARCHITETTURA DEI CALCOLATORI.
    • Parte operativa e parte controllo; interconnessione tra componenti.
    • Introduzione alla microprogrammazione e sua implementazione.
    • Cenni alla progettazione di sistemi a microprocessore: progettazione della parte operativa, interfacciamento con la memoria, progettazione della unità di controllo.
    • Assemblatori, collegatori e cenni alle relazioni con la compilazione.
    • Cenni alle strutture multiprocessore: strutture di interconnessione e di accesso alla memoria.

Sussidi Didattici

  • TESTI CONSIGLIATI
    • F. Luccio, L. Pagli, Reti Logiche e Calcolatore, 2nda ediz., Boringhieri.
  • TESTI COMPLEMENTARI
    • F. Baiardi, A. Tomasi, M. Zanneschi, Architettura dei Sistemi di Elaborazione, Franco Angeli, 1987.
    • G. B. Gerace, La logica dei sistemi di elaborazione, 2nda ed., 1994, Editori Riuniti.

Esami

Esiti dell'appello del 19/9/2011

Esiti dell'appello del 3/3/2011

Esiti dell'appello del 15/2/2011

Materiale didattico

Architettura di riferimento - Parte Operativa

Architettura di riferimento - RTL e ROM

Archivio Tracce

Software e Links di interesse

Area Progetti

Orario delle Lezioni

Tutor

Ricevimento studenti

Il prof. Palopoli riceve per appuntamento

Avvisi

Appelli - Giugno/Luglio 2011:

  • Primo Appello
    • Scritto: Giovedì 7 Luglio 2011, ore 9:00 - Aula Mod2A
    • Orale: Da definire, Studio Docente
  • Secondo Appello
    • Scritto: Martedì 26 Luglio 2011, ore 9:00 - Aula Mod2A
    • Esiti: View
    • Orale:Giovedì 28 Luglio 2011, ore 9:00, Studio Docente